人工智能 (AI) 和高性能計算 (HPC) 等應(yīng)用推動了大算力芯片的需求激增，而隨著摩爾定律趨近極限，先進封裝正逐漸成為提升芯片性能的關(guān)鍵。當前2.5D、3D-IC、異構(gòu)集成、Chiplet等諸多先進封裝技術(shù)幫助芯片設(shè)計人員在尺寸更孝功耗更低的芯片中提供更多功能，實現(xiàn)性能的飛躍。然而，這些技術(shù)進步也帶來了前所未有的挑戰(zhàn)，它們對現(xiàn)有的制造工藝、設(shè)備和材料提出了更高的要求。
越來越多的先進封裝涉及處于晶圓制造（“前道”）和芯片封測（“后道”）之間被稱為“中道”的工藝，包括重布線(RDL)、凸塊制作(Bumping)及硅通孔(TSV)等工藝技術(shù)，涉及與晶圓制造相似的光刻、顯影、刻蝕、剝離等工序步驟。其中，光刻技術(shù)起到了至關(guān)重要的作用，光刻設(shè)備已廣泛應(yīng)用于先進封裝領(lǐng)域的倒裝芯片結(jié)構(gòu)封裝的Bumping、RDL、2.5D/3D封裝的TSV等的制作之中。
如今，在板級封裝及高端IC載板(Substrate)制造領(lǐng)域，直寫光刻已經(jīng)全面取代了傳統(tǒng)光刻；在高端顯示、先進封裝以及第三代半導(dǎo)體等領(lǐng)域，直寫光刻也開始嶄露頭角。在先進封裝大潮之下，國內(nèi)直寫光刻技術(shù)龍頭芯微裝正以其卓越的性能和創(chuàng)新的技術(shù)解決方案，為行業(yè)帶來突破性的變革。
先進封裝來襲，直寫光刻嶄露頭角
以去年以來備受關(guān)注的臺積電CoWoS為例，它是一種2.5D封裝技術(shù)，由CoW和oS組合而來。先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。該技術(shù)的核心是將不同的芯片堆疊在同一片硅中介層，以實現(xiàn)多顆芯片互聯(lián)。在硅中介層中，臺積電使用微凸塊（μBmps）、硅通孔（TSV）等技術(shù)，代替?zhèn)鹘y(tǒng)引線鍵合，用于裸片間連接，大大提高了互聯(lián)密度和數(shù)據(jù)傳輸帶寬。根據(jù)采用的中介層不同，臺積電把CoWoS封裝技術(shù)分為3種類型：CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）和CoWoS-L（Local Silicon Interconnect and RDL Interposer）。
例如CoWoS被用于生產(chǎn)Nvidia、AMD、Amazon和Google等公司的高性能AI芯片，隨著AI芯片的晶體管數(shù)量不斷增加，且因為是用于數(shù)據(jù)中心和云計算，對尺寸要求不高，因此，未來的AI芯片很可能會越來越大。目前臺積電正在通過CoWoS封裝技術(shù)，開發(fā)比AMD的Instinct MI300X和英偉達B200面積更大的AI芯片，封裝面積已經(jīng)達到120mmx120mm。
芯微裝泛半導(dǎo)體銷售總監(jiān)潘昌隆指出，當前臺積電主要使用的是CoWoS-S，隨著大面積芯片設(shè)計越來越多，中介層越來越多，掩模尺寸越來越大，當中介層達到臺積電最大reticle的四倍以上（1X reticle≈830mm），高于其當前中介層的3.3倍，就將轉(zhuǎn)向CoWoS-L。
芯微裝泛半導(dǎo)體銷售總監(jiān)潘昌隆
數(shù)據(jù)顯示，理論上EUV reticle限制為858mm（26 mm x 33 mm），因此通過拼接六個掩模將實現(xiàn)5148 mm的SiP。如此大的中介層不僅可以為多個大型計算小芯片提供空間，還可以為12堆棧HBM內(nèi)存留出足夠的空間，這意味著12288位內(nèi)存接口帶寬高達9.8 TB/秒。而構(gòu)建5148 mm SiP是一項極其艱巨的任務(wù)，目前Nvidia H100加速器，其封裝跨越一個中介層多個掩模大小，成本已經(jīng)高達30000 美元。因此，更大、更強大的芯片可能會進一步推高封裝成本。
除了CoWoS-L，一些芯片設(shè)計公司也開始研究晶圓級系統(tǒng)(System on Wafer，SoW)，這類設(shè)計將整個晶圓作為一個封裝單元，邏輯、存儲與控制相關(guān)的芯片都需要通過封裝來集成，RDL的布線將會相當復(fù)雜，且RDL層數(shù)將會越來越高。
對于這兩大先進封裝技術(shù)走向，潘昌隆表示，更大面積的芯片封裝將對傳統(tǒng)步進式光刻機的使用帶來諸多挑戰(zhàn)。
一是掩模（mask）拼接問題。隨著封裝面積的增加，單一片掩模無法覆蓋整個芯片，需要使用多個掩模并進行拼接。這增加了制造過程中的復(fù)雜性，可能導(dǎo)致拼接處的對準誤差，影響最終產(chǎn)品的性能和良率。而且封裝面積的增大可能會增加生產(chǎn)過程中的翹曲和缺陷，導(dǎo)致良率下降。特別是在掩模拼接區(qū)域，任何微小的誤差都可能影響整個芯片的性能。而隨著芯片集成化和大尺寸晶圓的使用，晶圓翹曲問題也愈發(fā)嚴峻，已成為影響先進封裝可靠性的主要挑戰(zhàn)之一。
二是設(shè)計復(fù)雜度提高，生產(chǎn)效率下降。大尺寸封裝設(shè)計需要更復(fù)雜的布線和層疊技術(shù)，如RDL層的布線將會相當復(fù)雜，且層數(shù)將會越來越多，這對設(shè)計工作和制造工藝都帶來了極高的挑戰(zhàn)。尤其大尺寸封裝設(shè)計需要在光刻機中切換掩模來進行同層線路的曝光，這種頻繁的掩模切換會降低生產(chǎn)的效率，拉長生產(chǎn)周期。
三是設(shè)備局限性。傳統(tǒng)的步進式投影光刻設(shè)備掩模尺寸大多是26×33mm，可能沒有經(jīng)驗應(yīng)對大尺寸封裝的翹曲等問題。大尺寸封裝的光刻需要設(shè)備具備處理更大尺寸晶圓/載板和應(yīng)對翹曲等問題的能力。
潘昌隆表示，除了CoWoS和SoW等晶圓級封裝，F(xiàn)oPLP封裝技術(shù)也開始逐漸發(fā)力，步進式光刻機在應(yīng)對這類大面積封裝同樣力不從心，而直寫光刻技術(shù)將會是最佳選擇。
在泛半導(dǎo)體領(lǐng)域，根據(jù)是否使用掩模版，光刻技術(shù)主要分為掩模光刻與直寫光刻。掩模光刻可進一步分為接近/接觸式光刻以及投影式光刻。直寫光刻也稱無掩模光刻，是指計算機控制的高精度光束聚焦投影至涂覆有感光材料的基材表面上，無需掩模直接進行掃描曝光。過去很長一段時間，掩模光刻技術(shù)是光刻工藝路線中的最佳選擇；但隨著成本日益高漲，未來，無掩模直寫光刻技術(shù)或?qū){借成本優(yōu)勢及行業(yè)布局逐漸受到行業(yè)關(guān)注。尤其在先進封裝領(lǐng)域，直寫光刻技術(shù)以其獨特的優(yōu)勢和廣泛的市場潛力，正逐漸成為推動行業(yè)創(chuàng)新的關(guān)鍵力量。
直寫光刻如何改寫先進封裝市場格局
芯微裝作為國內(nèi)直寫光刻設(shè)備的細分龍頭，隨著國內(nèi)中高端PCB與 IC載板需求的增長及國產(chǎn)化率需求提升，正不斷加快在載板、先進封裝、新型顯示、掩模版制版、功率分立器件、光伏電鍍銅等方面的布局。潘昌隆表示，在先進封裝領(lǐng)域，芯微裝直寫光刻設(shè)備中除了無掩模帶來的成本及操作便捷等優(yōu)勢，在RDL、互聯(lián)、智能糾偏、適用大面積芯片封裝等方面都很有優(yōu)勢，設(shè)備在客戶端進展順利，并已經(jīng)獲得大陸頭部先進封裝客戶的連續(xù)重復(fù)訂單。
潘昌隆總結(jié)了直寫光刻技術(shù)應(yīng)用于先進封裝的幾大優(yōu)勢。首先，掩模的制作往往耗時且成本高昂，直寫光刻技術(shù)不使用傳統(tǒng)步進式光刻所需的掩模，通過數(shù)字化的方式直接在硅片上進行圖案曝光，大大縮短了產(chǎn)品從設(shè)計到市場的時間，并顯著降低制造成本。并且直寫光刻技術(shù)能夠適應(yīng)復(fù)雜的RDL設(shè)計和多層封裝結(jié)構(gòu)，這在傳統(tǒng)的步進式光刻中可能難以實現(xiàn)，客戶可以更靈活地調(diào)整和優(yōu)化設(shè)計，適應(yīng)不同需求，特別是在研發(fā)或樣品開發(fā)階段。
其次，直寫光刻技術(shù)減少了掩模交換和拼接的需求，簡化了生產(chǎn)流程，從而提高了生產(chǎn)效率。尤其隨著封裝面積的增大，如CoWoS-L和FoPLP等技術(shù)的發(fā)展，直寫光刻技術(shù)能夠有效應(yīng)對大尺寸封裝的挑戰(zhàn)。它能夠處理超出傳統(tǒng)掩模尺寸的大面積封裝設(shè)計，避免了掩模拼接問題，提高了生產(chǎn)效率。同時直接光刻自由多分割和智能漲縮模式應(yīng)對板級封裝中大尺寸多增層曲翹變形有著極佳的品質(zhì)。
最后，對于當前追求國產(chǎn)化和減少對外部依賴的市場需求，大陸在先進制程受限的情況下，正在加大力度發(fā)展類CoWoS、Chiplet等先進封裝以彌補性能差距，在此背景下，直寫光刻技術(shù)提供了一種自主可控的解決方案，有助于降低供應(yīng)鏈風險，增強國內(nèi)產(chǎn)業(yè)的競爭力。
“隨著高性能大算力芯片要求不斷提高，先進封裝技術(shù)如CoWoS-L和FoPLP的需求將持續(xù)增長。隨著大尺寸的RDL與SOW等未來產(chǎn)品的出現(xiàn)，直寫光刻技術(shù)憑借其在大尺寸封裝領(lǐng)域及成本方面的優(yōu)勢，將迎來廣闊的市場空間。”潘昌隆表示，目前芯微裝設(shè)備已實現(xiàn)低至2um的線寬距，涉及工藝包括垂直布線TSV、水平布線Bumping的RDL環(huán)節(jié)等，以靈活的數(shù)字掩模和高良品率滿足了先進封裝客戶的要求，目前已有多臺設(shè)備交付客戶端，產(chǎn)品的穩(wěn)定性和功能已經(jīng)得到驗證。
值得注意的是，除了光刻制程，在晶圓切割、智能糾偏領(lǐng)域，直寫光刻也展現(xiàn)出顯著的技術(shù)優(yōu)勢。
潘昌隆指出，在芯片制造過程中，需要采用切割工藝對晶圓進行劃片，然而傳統(tǒng)的金剛石切割、砂輪切割或激光切割會對晶圓造成較為嚴重的損傷，導(dǎo)致晶圓應(yīng)力、碎裂、芯片性能下降等問題。目前在先進封裝領(lǐng)域，高端的客戶開始采用深硅刻蝕(DRIE)工藝的等離子切割來取代傳統(tǒng)切割方法。不過DRIE需要一道曝光制程，但是此道曝光工藝不復(fù)雜，直寫光刻技術(shù)能夠直接在硅片或其他基底材料上繪制出精確的切割道，這些圖案可以是簡單的直線、曲線或其他復(fù)雜幾何形狀，并且能夠?qū)崿F(xiàn)更平滑和更精確的切割邊緣，減少刀切或激光切割等傳統(tǒng)切割方法可能引入的應(yīng)力和損傷。此外，由于直寫光刻使用的是數(shù)字光束和虛擬掩模，它不需要為每個不同的切割圖案制作和更換物理掩模，這大大節(jié)省了成本和時間。
另一個CoWoS典型場景是AI芯片中集成的多個HBM，需要將多個DRAM芯片進行堆疊，形成大容量的存儲單元。直寫光刻技術(shù)在此過程中可以用于精確地繪制切割道，以便進行芯片的切割和堆疊。相比傳統(tǒng)的切割方式，不僅提高了切割的精度，還有助于實現(xiàn)更緊密的芯片堆疊，從而提升存儲密度和性能。此外，直寫光刻技術(shù)還可以確保切割后的芯片表面平整度高，這對于后續(xù)的混合鍵合（hybrid bonding）等工藝至關(guān)重要。
“直寫光刻技術(shù)在這兩種切割場景中的應(yīng)用，不僅可以提高切割的精度和質(zhì)量，還可以減少生產(chǎn)成本和時間，提高整體的生產(chǎn)效率。”潘昌隆強調(diào)，“通過直寫光刻技術(shù)，可以實現(xiàn)更靈活的設(shè)計調(diào)整和更快速的產(chǎn)品迭代，滿足市場對高性能、高密度芯片的需求。”
除此之外，直寫光刻技術(shù)也越來越多地用于智能糾偏。
潘昌隆解釋，由于目前在先進封裝的晶圓重構(gòu)封裝中存在三大技術(shù)難點，第一是芯粒偏移(Die Shift)，這是指在芯片轉(zhuǎn)移過程出現(xiàn)了偏位、漲縮等情況從而導(dǎo)致實際的芯粒位置和預(yù)設(shè)位置產(chǎn)生了偏差，進而需要糾偏；第二是翹曲(Warpage)，這是由EMC材料和硅片的熱膨脹系數(shù)不匹配而產(chǎn)生的形變，會導(dǎo)致曝光不良；第三是殘膠(Residue)。對于芯粒的偏移問題，直寫光刻技術(shù)可以通過更改布線或PI層或凸點糾偏的圖形矯正以保證RDL層圖形的精度。此外，在FoWLP的貼片工藝中，基于直寫光刻的PI糾偏方案可以很好地縮小貼片機的貼片誤差。因此，在晶粒偏移、襯底翹曲、基片變形等領(lǐng)域，直寫光刻技術(shù)的自適應(yīng)調(diào)整能力，使之具有良率高、一致性好的優(yōu)點。
由于直寫光刻相較于步進式光刻的優(yōu)勢主要體現(xiàn)在無需物理掩模就可實現(xiàn)實時圖案調(diào)整、提升生產(chǎn)效率與良率等方面，因而能夠適應(yīng)多層和大尺寸封裝的復(fù)雜糾偏需求。其靈活性和高精度糾偏能力，簡化了生產(chǎn)流程，降低了成本，并支持了先進封裝技術(shù)的快速發(fā)展，滿足市場對高性能、高密度芯片的需求。
機遇與挑戰(zhàn)共存，直寫光刻生態(tài)鏈正在重塑
根據(jù)Yole和集微咨詢的預(yù)估，2022-2026年全球先進封裝市場規(guī)模將從379億美元增長至482億美元，CAGR達到6.2%。未來先進封裝技術(shù)在整個封裝市場的占比正在逐步提升，3D封裝、扇型封裝(FOWLP/PLP)、微間距焊線技術(shù)，以及系統(tǒng)級封裝(SiP)等技術(shù)的發(fā)展成為延續(xù)摩爾定律的重要途徑。
同時，Yole也預(yù)測，在IC先進封裝領(lǐng)域內(nèi)，激光直寫光刻設(shè)備將在未來三年內(nèi)逐步成熟并占據(jù)一定市場份額，具有良好的市場應(yīng)用前景。誠然，直寫光刻技術(shù)在先進封裝領(lǐng)域開始嶄露頭角，但目前距離大規(guī)模量產(chǎn)使用仍需要克服一系列技術(shù)和市場方面的挑戰(zhàn)。
潘昌隆指出，首先，隨著先進封裝技術(shù)的發(fā)展，對光刻精度的要求越來越高。直寫光刻技術(shù)需要進一步提升其解析度，以滿足更小線寬和更高密度的封裝需求。其次，直寫光刻在良率和產(chǎn)速(UPH)等方面尚不能完全與步進式光刻媲美，而良率的瓶頸主要在于市場上仍然沒有專門為直寫光刻開發(fā)的光刻膠以及配套的光源。傳統(tǒng)的光刻膠和介質(zhì)層材料是為步進式光刻機設(shè)計的，直寫光刻技術(shù)需要與這些材料更好地匹配，以確保光刻質(zhì)量和效率。最后是許多封裝客戶對直寫光刻技術(shù)仍然缺乏了解，需要更多的市場教育和技術(shù)普及來提高客戶的認知度和接受度，并且如何在市場競爭中突出芯微裝的獨特優(yōu)勢并贏得客戶信任也是一大挑戰(zhàn)。
隨著國內(nèi)半導(dǎo)體產(chǎn)業(yè)在先進制程領(lǐng)域發(fā)展受限，對先進封裝的需求與日俱增，目前大陸在類CoWoS等2.5D、3D封裝領(lǐng)域的研發(fā)正在加速挺進。芯微裝在推動先進封裝領(lǐng)域的國產(chǎn)化方面，制訂并采取了一系列切實有效的計劃和措施。
“本土化研發(fā)是芯微裝的核心戰(zhàn)略之一。公司建立了強大的本土研發(fā)團隊，專注于技術(shù)創(chuàng)新和產(chǎn)品開發(fā)，確保技術(shù)能夠及時響應(yīng)國內(nèi)客戶的需求。通過本土化研發(fā)，芯微裝能夠快速適應(yīng)市場變化，推動技術(shù)進步。”潘昌隆表示，“在提升直寫光刻良率、生產(chǎn)效率等方面，芯微裝也與國內(nèi)上下游產(chǎn)業(yè)鏈建立了密切的合作。例如在配套的光刻膠上，芯微裝正與日系、大陸的i線、KrF光刻膠廠商密切合作，進行生產(chǎn)驗證、配方調(diào)整等工作，提升量產(chǎn)可行性。與此同時，芯微裝還與國內(nèi)封裝廠、設(shè)計公司和晶圓廠等建立了緊密的合作關(guān)系，了解客戶需求和使用反饋，為他們提供定制化的解決方案。”
值得一提的是，芯微裝致力于提高零部件的國產(chǎn)化比例，目前90%以上的零部件已經(jīng)實現(xiàn)國產(chǎn)化。這不僅減少了對進口零部件的依賴，增強了供應(yīng)鏈的穩(wěn)定性，還降低了生產(chǎn)成本，提高了產(chǎn)品的市場競爭力。
隨著技術(shù)的不斷成熟和市場的逐步認可，整個生態(tài)鏈將被重塑，在生態(tài)鏈的各個環(huán)節(jié)，從材料供應(yīng)商到設(shè)備制造商，再到最終的封裝企業(yè)，都開始積極適應(yīng)這一變革，探索與直寫光刻技術(shù)相適應(yīng)的新產(chǎn)品、新工藝和新解決方案。這種跨行業(yè)、跨領(lǐng)域的合作，將進一步加速直寫光刻技術(shù)的創(chuàng)新和應(yīng)用。
相信直寫光刻不僅將在先進封裝領(lǐng)域扮演越來越重要的角色，而且將成為重塑國內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈結(jié)構(gòu)和提升產(chǎn)業(yè)競爭力的重要推手。
